Главная > Помехоустойчивое кодирование > Теория кодирования
<< Предыдущий параграф
Следующий параграф >>
<< Предыдущий параграф Следующий параграф >>
Макеты страниц

7.2. Реализация порогового декодирования

Кодеры и декодеры кодов, допускающих пороговое декодирование, могут быть построены из нескольких стандартных схем.

7.2.1. Кодеры

Имеются два типа кодеров: -разрядные кодеры, предложенные Возенкрафтом и Рейффеном [16], поразрядные кодеры, предложенные Месси [2]. Схема -разрядного кодера приведена на фиг. 7.20. В соответствии с формулами (5.5) и информационных последовательностей

(кликните для просмотра скана)

подаются на входов -разрядных регистров сдвига и одновременно на выходы кодера для передачи по каналу. Построение проверочных последовательностей осуществляется с помощью сумматоров по модулю 2 по порождающим многочленам кода.

Покажем, что проверочные последовательности на выходе этого кодера действительно порождаются в соответствии с равенством (5.6). Для этого сначала предположим, что а все остальные входные символы равны нулю. В этом случае, как легко убедиться, выходная последовательность будет совпадать с Аналогично можно убедиться, что при поступлении символа 1 на любой другой вход кодера и символов 0 на остальные входы выходная последовательность будет совпадать с порождающим многочленом используемого кода. В силу линейности кодера при любом входе последовательности на выходе кодера будут определяться равенством (5.6). Поскольку для построения описанной схемы требуется регистров сдвига, каждый из которых должен иметь разрядов, то общее число разрядов регистров в схеме равно Поэтому эту схему называют -разрядным кодером.

Другой кодер называется -разрядным кодером и показан на фиг. 7.21. В этом кодере сумматоры устанавливаются между ячейками памяти регистра сдвига и, следовательно, каждый из них имеет не более входов. Определив отклики схемы на единичные воздействия и воспользовавшись свойством линейности точно так же, как и в случае -разрядного кодера, можно проверить, что последовательности на выходе -разрядного кодера определяются равенствами (5.5) и (5.6). Последний кодер содержит -разрядный регистр сдвига для каждой из проверочных последовательностей и, следовательно, требует для построения По) разрядов регистров сдвига.

Если сравнивать описанные выше кодеры по числу разрядов регистров сдвига, необходимых для их построения, то, как легко видеть, при лучше иметь -разрядный кодер, а при лучше иметь -разрядный кодер. При оба эти кодера требуют одно и то же число разрядов регистра сдвига. Однако здесь следует заметить, что в -разрядном кодере информационные символы после поступления хранятся еще интервалов времени без изменений, в частности, этот кодер имеет выходы тогда как в -разрядном кодере такие выходы отсутствуют. По этой причине в описанном ниже декодере используется -разрядный, а не -разрядный кодер.

(кликните для просмотра скана)

(кликните для просмотра скана)

7.2.2. Декодер

Схема декодера приведена на фиг. 7.22, где для простоты Принимаемые информационные последовательности подаются на входы содержащегося в декодере -разрядного кодера, который точно так же, как и при кодировании, вычисляет для поступающих на его входы последовательностей проверочную последовательность. Эта проверочная последовательность складывается с принимаемой проверочной последовательностью и таким образом формируется синдром Синдром вводится в -разрядный регистр сдвига, с выходов которого в свою очередь символы поступают на входы логической части декодирующей схемы. При использовании самоортогональных кодов логическая часть декодирующей схемы представляет собой совокупность пороговых элементов с порогом . В случае же использования ортогоанализируемых кодов логические части декодирующей схемы, кроме пороговых элементов, содержат также сумматоры по модулю 2, предназначенные для линейного преобразования синдрома. На выходах логической части декодирующей схемы формируются оценки шумовых символов Эти оценки складываются с соответствующими выходными символами -разрядного кодера, и таким образом процесс исправления ошибок завершается. После устранения с помощью цепи обратной связи воздействия символов на синдром в последующие моменты времени точно так же осуществляется исправление ошибок

7.2.3. Схема преобразования параллельных слов в последовательные и обратная схема

Если канал один и передача символов, формирующихся на выходе кодера в каждый момент времени, осуществляется последовательно, то на передающем конце используется схема преобразования параллельных слов в последовательные, а на приемном конце — схема преобразования последовательных слов в параллельные. Эти схемы показаны соответственно на фиг. 7.23 и 7.24. Рассмотрим функционирование схемы преобразования параллельных слов в последовательные, предположив, что передача по каналу символов осуществляется за время Схема ввода соединяет одновременно своих входов с соответствующими выходами на время и в течение этого времени, как показано на фиг. 7.23, входные символы вводятся в ячейки регистра сдвига. После этого входы и выходы схемы

ввода разъединяются и при последующих сдвигах регистра на выходе последнего последовательно появляются входных символов. Аналогично осуществляется преобразование последовательных слов в параллельные.

Фиг. 7.23. Схема преобразования параллельных слов в последовательные.

Фиг. 7.24. Схема преобразования последовательных слов в параллельные.

7.2.4. Реализация сверточных кодов, исправляющих пачки ошибок

При реализации сверточных кодов со скоростями передачи исправляющих пачки ошибок, при кодировании целесообразно использовать описанный выше -разрядный кодер. Для построения декодера используются -разрядный кодер и логическая часть декодирующей схемы. Логическая часть декодирующей схемы, на вход которой подается синдром, формирует простейших (единичных) конфигураций. Эта схема состоит из элементов И, элементов НЕ и регистра сдвига. В частности, в двоичном случае единичные конфигурации длины представляют двоичные последовательности длины которые обнаруживаются с помощью элемента И, показанного на фиг. 7.25. Из таких элементов И и По — 2 элементов устанавливаемых на выходах элементов И, строится любая логическая часть декодирующей схемы (фиг. 7.26).

Элемент И, выходные символы которого используются для исправления ошибок в информационной последовательности, будем считать -элементом И. Пусть В — общий вход всех элементов второй вход элемента выход

последнего. Выход называется функцией исправления ошибок и определяется следующим образом:

где соответствует единичной конфигурации принимаемой последовательности, а черта над символами означает инверсию последних. Число элементов задержки, показанных на фиг. 7.26, равно для кодов типа I и 1 для кодов типа II.

Кодер к декодер кода, рассмотренного в примере 5.10, показаны соответственно на фиг. 7.27 и 7.28.

Фиг. 7.25. Элемент И.

Функции исправления ошибок в этом случае определяются равенствами

Если синдром содержит символ то тем не менее (так как и ошибка может быть исправлена.

<< Предыдущий параграф Следующий параграф >>
Оглавление